一种嵌入式系统实现的JTAG调试器
JTAG 作为一个通用的标准器件功能测试接口, 具有灵活高效、易于实现等优点, 是微控制器、微处理器、DSP、SoC 等器件的重要外部接口。它不但可以用来测试内部功能模块状态, 而且可以实现在线调试(ICE)功能。
ARM系列处理器正是通过JTAG 接口使用内部集成的ICE 功能, 并采用这种方式实现在线调试。此外CPLD、FPGA 等器件大多都可以使用JTAG 接口实现在线编程或下载。因此,JTAG 接口已经成为复杂芯片系统的必备接口, 在芯片测试、调试及实现其他特殊功能方面发挥着重要作用。
基本原理
JTAG 标准即IEEE 1149.1 标准。联合测试行动组JTAG(Joint Test Action Group ) 起草了边界扫描测试BST(Boundary Scan Testing)规范, 该标准为数字集成电路规定了一个测试访问口(TAP) 和边界扫描结构,解决了由于数字电路高度集成化带来的一些测试难题。它还提供了一种访问和控制芯片内部仿真(ICE) 模块的方法, ICE 模块一般包括内部扫描和自测试的功能, 可以很好地支持集成电路的开发。
JTAG 标准工作原理
边界扫描技术的基本思想是在靠近芯片的输入输出管脚增加一个移位寄存器单元。通过这些边界扫描寄存器单元, 可以实现对芯片输入输出信号的观察和控制。另外, 靠近芯片输入输出管脚的边界扫描(移位) 寄存器单元可以相互连接起来, 在芯片的周围形成一个边界扫描链(Boundary- Scan Chain) 。一般的芯片都会提供几条独立的边界扫描链, 用来实现完整的测试功能。
在JTAG标准中, 寄存器被分为两大类: 数据寄存器(DR- Data Register)和指令寄存器(IR- Instruction Register),边界扫描链寄存器即为一种很重要的数据寄存器, 边界扫描链可用来观察和控制芯片的输入输出。指令寄存器用来实现对数据寄存器的控制。TAP 是一个通用的端口, 通过TAP 可以访问芯片提供的所有数据寄存器和指令寄存器, 对整个TAP的控制是通过TAP控制器完成的。TAP包括5个信号接口: (1)TCK(Test Clock), 为TAP操作提供了一个独立的基本的时钟信号。(2)TMS(Test-Mode Selector) , 用来控制TAP状态机的转换。(3)TDI(TestData Input), 是JTAG指令和数据的串行输入端。在TCK的上升沿被采样, 结果送到JTAG寄存器中。(4)TDO(Test Data Output), 是JTAG指令和数据的串行输出端。在TCK的下降沿被输出到TDO。(5)TRST, 是JTAG电路的复位输入信号, 低电平有效。
通过TAP控制器的状态转移即可实现对数据寄存器和指令寄存器的访问, 从而实现对JTAG测试电路的控制。TAP控制器共有16 种状态, 如图1 所示。通过测试模式选择TMS 和时钟TCK可控制状态的转移。
指令寄存器允许特定的指令被装载到指令寄存器当中, 用来选择需要执行的测试, 或者选择需要访问的测试数据寄存器。每个支持JTAG调试的芯片必须包含一个指令寄存器。JTAG标准要求芯片支持的基本指令有:EXTEST、INTEST、SAMPLE/PRELOAD、BYPASS、HIGHZ等。
ARM7TDMI 调试原理
从功能上看, ARM7TDMI 处理器主要包括三大部分:
(1)ARM CPU Main Processor Logic , 包括了对调试的硬件支持; (2)嵌入式ICE- RT Logic , 包括了一组寄存器和比较器, 用来产生调试异常、设置断点和观察点; (3)TAP控制器, 它通过JTAG接口控制和操作扫描链。
ARM7TDMI 提供了4 条扫描链, 分别是扫描链0、1、2 和3。通过扫描链0可以访问ARM7TDMI内核的外围电路,包括数据总线。该扫描链长度为113位, 具体包括数据总线的0￣31位、内核控制信号、地址总线的0￣31 位、嵌入式ICE-RT的控制信号等。扫描链1是扫描链0的子集, 长度为33位, 具体包括数据总线的0￣31位和BREAKPT信号,扫描链1比扫描链0的长度短了很多,通过扫描链1可以更快地将指令或数据插入到ARM7TDMI的内部。扫描链2长度为38位, 该扫描链专门用来访问嵌入式ICE-RT内部的寄存器, 通过访问嵌入式ICERT的内部寄存器, 可以让ARM7TDMI进入调试状态、设置断点、设置观察点。通过扫描链3, ARM7TDMI可以访问外部的边界扫描链, 该扫描链用得很少。
ARM7TDMI 的调试状态和正常运行状态是有区别的。在正常运行状态下, ARM7TDMI由MCLK( MemoryClock)驱动, 正常运行。在调试状态下, ARM7TDMI的正常运行被打断, 并且和系统的其他部分隔离开来。可以通过扫描链插入特定的ARM/THUMB指令来读写ARM7TDMI的内部寄存器和修改内存的内容。在完成需要的操作后,可以用RESTART JTAG 指令让ARM7TDMI返回到正常运行状态,恢复原来的运行。
JTAG 调试器的嵌入式系统实现
JTAG调试器硬件是以基于ARM7芯片的嵌入式系统实现的。该系统以带以太网接口的ARM芯片S3C4510B为核心处理器, 以μClinux为嵌入式操作系统。JTAG调试器软件主要包括两部分: JTAG调试器与目标机的接口模块和与调试主机的接口模块。具体结构框图如图2 所示。
嵌入式系统设计
设计并制作标准的S3C4510B应用系统, 主要配置为2MBFLASH、16MBSDRAM、10/100Mbps 自适应以太网口、终端接口、并行I/O 接口等。利用S3C4510B 的通用I/O口中的P[4]、P[5]、P[6]、P[8]分别模拟JTAG标准中TAP的4个信号接口, 即TCK、TMS、TDI、TDO。
从软件上看, 需要将μClinux 操作系统移植到设计制作的基于S3C4510B的JTAG调试器硬件平台上, 以便开发基于网络的调试器软件。μCLinux是为没有内存管理单元(MMU)的处理器设计的一种嵌入式操作系统,它继承了桌面Linux的强大网络功能,其内核采用模块化的组织结构,通过增减内核模块的方式来增减系统的功能。
通常, 在PC机上通过并口模拟JTAG时序,也可以按照标准仿真器设计JTAG调试器。与上述方案不同,本设计采用开放源代码软件设计JTAG调试器应用软件,主要参考了Open- JTAG小组开发的通过PC机并口实现JTAG操作的软件jtager - 1.0.0,将其中对PC 机并口的操作改为对S3C4510B口线的操作,通过设置S3C4510B的通用I/O口模式寄存器IOPMOD 的值可将P[4]、P[5]、P[6]设置为输出模式,将P[8]设置为输入模式,然后通过编程设置I/O口数据寄存器IOPDATA的值,控制P[4]、P[5]、P[6]、P[8]的状态实现JTAG标准要求的时序。随后,根据ARM7TDMI调试特性,修改操作代码,增加通过网络的远程调试功能。
ARM7TDMI 的JTAG 指令实现
ARM7TDMI 的指令寄存器长度是4位, 通过TAP和JTAG接口, 可以把指令装载到指令寄存器中。在CAPTURE-IR状态下, 固定值B0001总是被装载到指令寄存器中。在SHIFT- IR状态下, 可以把ARM7TDMI支持的新指令从TDI串行输入,同时固定值B0001会从TDO 串行输出。通过输出的这个固定值,可以判断当前的操作是否正确。在UPDATE- IR状态下, 新输入的指令被装载到指令寄存器中。在回到RUN- TEST/IDLE状态后,新指令立即生效。
IDCODE和SCAN_N是ARM7TDMI调试中经常用到的JTAG命令。IDCODE命令的二进制代码是1110。IDCODE命令将Device Identification Code寄存器连接到TDI和TDO之间。Device Identification Code寄存器的长度是32 位,通过TAP可以读到ARM7TDMI的ID。SCAN_N命令的二进制代码是0010。ARM7TDMI提供了4 条扫描链,通过SCAN_N指令可以选择需要访问的扫描链。选择扫描链的过程是:先把SCAN_N指令装载到指令寄存器中,该指令会将长度为4位的扫描链选择寄存器连接到TDI和TDO之间;通过TAP状态的转移便可使选择的扫描链连接到TDI和TDO之间。