对两边求微分，可得频差的关系式为
（3.14）
上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态， 为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等， 随时间而变。
因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率 以 为中心，随输入信号电压 的变化而变化。该特性的表达式为
（3.15）
上式说明当 随时间而变时，压控振荡器的振荡频率 也随时间而变，锁相环进入”频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持的 状态不变。因此利用锁相环电路可以自动跟踪捕捉输入信号的频率。
第四章 运用VHDL语言对同步方法仿真
4.1 VHDL语言简介
VHDL的英文全名是Very-High-Speed Integrated CircuiHardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。
VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
由于刚开始接触VHDL,故使用MAX+PLUS II开发环境来学习,编程仿真，原因如下：
1,它界面简洁明了,便于上手;
2,安装文件不大,易于破解;
3,它将编译,综合,布线,仿真集于一步完成,要求配置不高,运行速度快。
4.2 VHDL语言仿真
由于此曼彻斯特编解码电路的核心部分是同步信号提取模块，是整个电路中最关键也是最复杂的部分，它的成功与否直接影响整个电路的正常工作，任何一点同步信号提取电路的误差都可能导致最终的解码输出误码。因此设计过程中采用硬件仿真的方法对此电路模块的功能以及性能进行仿真极其重要，能够及早发现电路中存在的问题，进行改进。本次设计选择的是VHDL语言进行仿真。
同步信号提取模块原理示意图：见图3.8
硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。
目前，这种高层次(high-level-design)的方法已被广泛采用。据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。
硬件描述语言HDL的发展至今已有20多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，VHDL和Verilog HDL语言适应了这种趋势的要求，先后成为IEEE标准。
现在，随着系统级FPGA以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像Superlog、SystemC、Cynlib C++等等。究竟选择哪种语言进行设计，整个业界正在进行激烈的讨论。因此，完全有必要在这方面作一些比较研究，为EDA设计做一些有意义的工作，也为发展我们未来的芯片设计技术打好基础。
本次仿真过程中，按照同步信号提取模块原理示意图（见图3.8）先利用VHDL语言分别构成各部分逻辑电路以及各个芯片，然后采用WIRE语句组合从而构成了VHDL语言所编写的电路，然后利用MAX+PLUS II加以仿真即可.以下是VHDL仿真波形图：
图4.2 VHDL仿真波形图
由图可知，本同步信号提取模块成功实现了同步信号的提取，完全可用来解码曼彻斯特码。仿真论证了此同步信号提取模块的理论正确可行。
第五章 Protel软件绘制电路图简介
5.1 Protel软件简介
自从澳大利亚Protel Technology公司的计算机辅助电路设计软件Tango进入中国市场以来，它以操作简便、功能强大等优点逐步得到了广大用户的青睐。Protel 3.x虽然易学易用，但终将被淘汰。随着Microsoft公司的Windows 3.x，Windows 95，Windows 98操作平台的相继亮相，Protel Design System V1.0、V2.x、V、3.x，以至如今的 Protel98/99SE。Protel Design System包括下面几个部分：
（1）Advanced Schematic，它的主要功能是绘制电路图、编辑零件库及生成网络表文件。
（2）Advanced PCB Design，它的主要功能是用来设计负责制电路板。
（3）Advanced PLD，主要用来设计可编程逻辑器件（PLD）。
（4）其它模拟程序，如类比电路模拟器（Analog Simulator）、数字电路模拟器（Digital Simulator）及混合信号模拟器（Mixed Signal Simulator）等，这些模拟器可让电子工程师们在还没实际做出电路和印制电路板之前，能验证一下所设计的的电路是否正确，或评估其可行性。
Protel Design System还有许多优点，如：完全支持中文Windows，可随意执行”复制”、”粘贴”命令；可在电路图中随意填写各种字体的中英文字；可直接在原理图中随意粘贴图片、绘制几何图形、波形，甚至机械结构；可产生或读取OrCAD的图形文件及零件库文件；完全支持Windows所使用的打印机和绘图仪，并可预览打印效果等等。以上的功能及优点是DOS版本下的Protel 3.x所完全不能比拟的。
5.2 电路图绘制
protel是专业电路设计软件，可供电子类各专业设计人员和广大电子爱好者使用，所提供的零件库包含了相当全面的元器件符号图，零件库数量很多，零件的数量更多，载入protel的Schematic中的DEVICE.LIB和SYMBOLS.LIB可满足一般用户需求，两个零件库中含有二极管、三极管、电阻、电容、电感等常用元件。为了使用方便可将常用元件符号按汉字习惯名称命名。以电容为例说明具体命名方法：在元件编辑程序中找到电容的编号CAP，这时编辑区中可看到电容的电路符号图，group框中有电容的编号CAP，单击group框下的Add键出现命名新名对话框如图1所示。输入新名：电容，然后按OK键完成电容符号命名。可依同样方法完成三极管、二极管、电阻、电感等常用元件编号的重新命名。因为元件名称在元件库内容框中的排序是数字、字母、汉字，使用汉字命名元件名称可将新名称元件排列在元件内容的最后且在一起，寻找元件非常方便。返回Schematic环境前不要忘记存盘，否则前期命名工作将劳而无功。在电路图中放置元器件时，原来是通过单击Schlib标签或EDIT按钮转换到零件库编辑程序中查看编号所对应的电路符号，寻找所需元件。若完成了常用元件的汉字命名工作就省略了此步，直接单击选中所需元件的汉字名称。由此可看出，采用前面介绍的元件编号的汉字重新命名方法可节省寻找时间，使摆放元件符号的效率提高数倍。