4.1 配置生成SOPC系统
SOPC是SoC技术和可编程逻辑技术结合的产物，是一种特殊的嵌入式系统。首先它是SoC，即可以由单个芯片完成整个系统的主要逻辑功能；其次，它还是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备一定的系统可编程功能。SOPC 设计技术涵盖了嵌入式系统设计技术的全部内容，包括：以处理器和实时多任务操作系统（RTOS）为中心的软件设计技术、以PCB和信号分析为基础的高速电路设计技术、软硬件协同设计技术。
本文所设计的自动语音记录系统（AVRS）是建立在以Stratix器件EP1S125基础上的SOPC，在QuartusII中我们利用SOPC Builder工具来配置生成片上系统。SOPC Builder是一个功能强大的基于图形界面的片上系统的定义和定制工具，可以在短时间内完成用户定制的SOPC设计。根据应用的需要，从SOPC Builder库中选择IP模块、存储器、外围接口和处理器，并且配置生成一个高集成度的嵌入式系统。
在配置生成片上系统时，SOPC Builder会自动产生一些必需的仲裁逻辑来协调系统中各个部件的工作。我们首先将系统的工作频率设为50MHz，根据系统的硬件要求可以得到如图4所示的系统配置图，利用SOPC Builder编译生成包括C/C++语言头文件、外围接口驱动的诸多文件，极大地方便了后续应用软件的开发。
4.2 μC/OS-II操作系统移植
μC/OS-II是一种源代码公开、结构小巧、具有可剥夺实时内核的实时操作系统。其内核提供任务调度与管理、时间管理、任务间同步与通信、内存管理和中断服务等功能。μC/OS-II适合于小型控制系统，具有执行效率高、占用空间小、实时性能优良和可扩展性强等特点，加之它稳定、可靠，现已被广泛应用在航空、医疗器械、工业控制等领域[4]。
μC/OS-II设计时就充分考虑到在不同平台上移值的需求，将同平台相关的部分局限在一个很小范围内，对于不同的平台只需对下面一些函数和宏进行重写。
OS_ENTER_CRITICAL和OS_ENTER_CRITICAL：这是两个宏，用来进行临界段保护。在本设计中使用汇编代码关中断来实现。
OS_TASK_SW：这是一个用于进行任务切换的宏。本设计中利用CPU的软件中断方式
实现，也就是说调用此宏产生软件中断，然后由相应的中断处理程序来具体实现任务上下文保护和任务切换。
OSIntCtxSw：实现中断级任务切换，用纯汇编实现。
OSCtxSw：实现用户级上下文切换，用纯汇编实现。
OSTickISR：为系统定时器中断的处理函数，用纯汇编实现。
OSTaskStkInit：用来创建任务时，对任务堆栈进行初始化。
4.3 语音压缩算法的设计
语音压缩算法的设计实现基于DSP Builder、Matlab和Simulink等工具。DSP Builder是Altera公司推出的一个面向DSP开发的系统级工具。它是作为Matlab的一个Simulink工具箱出现的。Matlab是功能强大的数学分析工具，广泛用于科学计算和工程计算，可以进行复杂的数字信号处理系统的建模、参数估计、性能分析。Simulink是Matlab的一个组成部分，用于图形化建模仿真。
我们在设计中首先利用Matlab强大的系统设计、分析能力和DSP Builder提供的模块（或IP核）完成顶层系统设计及系统仿真测试，实现了ADPCM、G.729压缩算法，并验证了语音压缩算法的正确性，然后通过DSP Builder中的Signal Compiler将Simulink模型文件自动转换成VHDL的RTL表述和工具命令语言（TCL）脚本，再进行RTL级的功能仿真，并配合QuartusⅡ软件进行综合、适配与时序仿真。
4.4 应用级代码编写及调试
在QuartusⅡ中进行VHDL代码的编写以实现对系统各部分的控制，最后进行RTL级的功能仿真，并进行综合、适配与时序仿真。在形成对指定FPGA进行编程配置的SOF文件之前可以将设定好的嵌入式逻辑分析仪Signal TapⅡ一同适配并下载到FPGA芯片中去，然后通过Matlab的Simulink窗口可观测到通过JTAG口来自于Signal TapⅡ测得的芯片中DSP硬件模块的实时工作波形，从而实现硬件仿真和调试。
5 结束语
本文所设计的自动语音记录系统（AVRS）最突出的特点是采用FPGA和SOPC技术进行的设计相当快速。由于SOPC开发环境的完备功能，可以把注意力集中在系统整体构架和功能上来，而无需过多的考虑细节性的电路设计，同时还可以得到比较好的系统稳定性和可靠性。
自动语音记录系统（AVRS）已经进行了初步的仿真试验，能够达到非常好的实用效果，可满足金融、保险、电力、