标签：电子小制作,http://www.5idzw.com
ADPCM语音编解码电路设计及FPGA实现,http://www.5idzw.com
，ADPCM语音编解码电路设计及FPGA实现
FPGA验证表明：电路的最大时钟延迟为26.903ns，最高工作频率可达37.17MHz，可以很好地再现被录入的语音，具有较高的保真度和很好的实时性。在电子地图、车载信息终端语音播报、治安报警系统，特别是便携式语音记录装置等方面具有较高的应用价值。同时，也指明了数字语音压缩处理高效设计方法的方向。
图4 编码电路仿真波形
图5 系统仿真波形
，ADPCM语音编解码电路设计及FPGA实现
上一篇：脱网版计时消费机的设计