表4 HPI地址分配 地 址 范 围 寄存器/缓冲区 寄存器内容 1000 内核下载缓冲 - 104B 导入状态寄存器 满包=0，空包=1，校验和错误=2 104C 程序下载块缓冲区 - 166D 存储包数量缓冲区 范围为0-15 166E 主机读包状态缓冲区 满包=0，空包=1 166F 主机写包状态缓冲区 满包=0，空包=1 1670-1737 主机写包缓冲区 1738-17FF 主机写包缓冲区
实际上，ＨＰＩ只需对片内存储器的４个寄存器进行访问即可，这四个寄存器分别是：控制寄存器，地址寄存器和数据寄存器，其中数据寄存器分为地址自动累加和地址不影响两种。
４ 在数字程控交换机中的应用
４．１ 系统简介
低速语音编码和数据交换设备能够完成的功能主要是实现基于数字交换的３０路本地用户通话；５～１４路局间语音交换、语音压缩及复接、速率在６４ｋ、１２８ｋ、２５６ｋ可调、电话会议、全部话务员功能以及实现微机监控等。该设备全部采用模块化设计，按功能可以分为以下几个模块：交换及控制模块、用户电路模块、语音压缩及复接模块和稳压电源及接口部分。各个模块之间的关系如图２所示。
４．２ 语音压缩模块的工作原理和工作流程
该模块使用了３片ＡＣ４８１０５芯片，每片芯片可配置成５个独立通道，对应着５个时隙，这样，３片芯片一共可以处理１５个时隙信号，分别对应１５个中继用户信息。同时每片ＡＣ４８１０５还外带一片ＳＲＡＭ，用于为其内部的ＤＳＰ运算提供所需的空间，但主机对ＳＲＡＭ不做额外地控制。
本系统中，主机采用Ａｔｍｅｌ公司的ＡＴ８９Ｃ５２单片机，其中Ｐ０口作为数据／地址低８位复用；Ｐ２口作为地址的高８位使用，该设计只用到了Ａ８、Ａ９、Ａ１３、Ａ１４、Ａ１５；Ｐ１口的Ｐ１．０、Ｐ１．１、Ｐ１．２分别用作三片语音压缩芯片的复位信号，Ｐ１．３作为压缩芯片的读／写复用信号。同时，压缩芯片的分离读信号和写信号分别接单片机的读、写控制口（即Ｐ３口的Ｐ３．６和Ｐ３．７）。单片机可通过高位地址译码访问三片语音芯片，具体操作为：在ＦＰＧＡ中将Ａ１５、Ａ１４和Ａ１３接３～８ 译码器，０００时选通语音芯片Ａ，００１时选通语音芯片Ｂ，０１０时选通语音芯片Ｃ。
采用的编码协议为Ｇ．７２９。该协议中以１０ｍｓ为一个语音帧，每帧包含８０个样本，这８０个样本已经不是普通的语音信号，而是一些ＣＥＬＰ模式的参数，包括线谱对、自适应码本延迟、基音延迟奇偶性、固定码本指标、固定码本符号、码本增益（第１级）、码本增益（第２级）等，对这些参数进行编码并传输之后，即可在译码器端，用于恢复激励与合成滤波器的参数。这样，在加电后，语音芯片开始加载其所需的两个软件程序代码：内核代码（ｋｅｒｎｅｌ ｃｏｄｅ）和程序代码（ｐｒｏｇｒａｍ ｃｏｄｅ），这两个文件共占用１２２ｋ Ｂｙｔｅｓ的空间，可选一片Ａｔｍｅｌ的ＡＴ２８Ｃ０１０－１２８ｋ×８的Ｅ２ＰＲＯＭ存储器来存储，对Ｅ２ＰＲＯＭ的访问可通过Ａ１５、Ａ１４、Ａ１３的译码和单片机的读信号来得到。值得注意的是，单片机对Ｅ２ＰＲＯＭ的寻址必须顺序执行，两个软件按顺序从Ｅ２ＰＲＯＭ的首地址开始放置，当两个软件顺序下载到一片语音芯片之后，在ＦＰＧＡ的内部将产生一个硬件清零，从而使Ｅ２ＰＲＯＭ的地址指针再次指向首地址处，以用于下一片语音芯片的下载。在对３片ＡＣ４８１０５进行正确加载后，单片机开始配置其工作状态，而后执行压缩／解压操作。由于每片语音芯片的内部只能存放１５包数据，即每路通道有３包数据，每包代表１０ｍｓ的语音帧，因此单片机需要在足够有效的时间段里依次轮询三片语音芯片，否则就会出现漏包而造成较大的数据流失。所以，单片机与３片语音芯片的数据交换需要一个缓冲区。本系统中，这个缓冲区由ＦＰＧＡ内部的双口ＲＡＭ来完成，双口ＲＡＭ写入与读出数据的时钟可以不相同，这样可保证写入与读出数据时相互不受影响。
当在闲置态运行激活命令时，语音芯片就进入激活态，此时语音芯片开始和单片机进行数据交换。在Ｇ．７２９协议下，每包数据代表１０ｍｓ的语音数据（称为一个语音帧），一共８０Ｂｙｔｅｓ，当单片机向语音芯片写入待压缩数据时，需要在每个语音帧的帧头加１６Ｂｙｔｅｓ的命令头，中间是语音数据，末尾还要加上０～４Ｂｙｔｅｓ的后缀。反之，当单片机从语音芯片中取出已解压的数据时，每个语音帧的帧头也有由语音芯片的ＤＳＰ内核产生的１６Ｂｙｔｅｓ状态头，紧接状态头的是语音数据，末尾是０～４Ｂｙｔｅｓ的后缀。
，语音处理芯片AC48105在低速语音编码设备中的应用