电磁兼容性和PCB设计约束
PCB布线对PCB的电磁兼容性影响很大，为了使PCB上的电路正常工作，应根据本文所述的约束
条件来优化布线以及元器件/接头和某些IC所用去耦电路的布局
（一）、PCB材料的选择
通过合理选择PCB的材料和印刷线路的布线路径，可以做出对其它线路耦合低的传输线。当传
输线导体间的距离d小于同其它相邻导体间的距离时，就能做到更低的耦合，或者更小的串扰（见
《电子工程专辑》2000年第1期"应用指南"）。
设计之前，可根据下列条件选择最经济的PCB形式：
对EMC的要求
•印制板的密集程度
•组装与生产的能力
•CAD系统能力
•设计成本
•PCB的数量
•电磁屏蔽的成本
当采用非屏蔽外壳产品结构时，尤其要注意产品的整体成本/元器件封装/管脚样式、PCB形式
、电磁场屏蔽、构造和组装），在许多情况下，选好合适的PCB形式可以不必在塑胶外壳里加入金
属屏蔽盒。
为了提高高速模拟电路和所有数字应用的抗扰性同时减少有害辐射，需要用到传输线技术。根
据输出信号的转换情况，S-VCC、S-VEE及VEE-VCC之间的传输线需要表示出来，如图1所示。
信号电流由电路输出级的对称性决定。对MOS而言IOL=IOH,而对TTL而言IOL＞IOH.
功能/逻辑类型 ZO(Ω)
电源（典型值） ＜＜10
ECL逻辑 50
TTL逻辑 100
HC(T)逻辑 200
表1：几种信号路径的传输线阻抗ZO。
逻辑器件类型和功能上的原因决定了传输线典型特征阻抗ZO，如表1所示。
图1：显示三种特定传输线的（数字）IC之间典型互联图
图2：IC去耦电路。
图3：正确的去耦电路块
表2：去耦电容Cdec..的推荐值。
逻辑电路噪声容限
（二）、信号线路及其信号回路
传送信号的线路要与其信号回路尽可能靠近，以防止这些线路包围的环路区域产生辐射，并降
低环路感应电压的磁化系数。
一般情况下，当两条线路间的距离等于线宽时，耦合系数大约为0.5到0.6，线路的有效自感
应从1μH/m降到0.4-0.5μ H/m.
这就意味着信号回路电流的40％到50％自由地就流向了PCB上其它线路。
对两个（子）电路块间的每一块信号路径，无论是模拟的还是数字的，都可以用三种传输线来
表示，如图1所示，其中阻抗可从表1得到。
TTL逻辑电路由高电平向低电平转换时，吸收电流会大于电源电流以，在这种情况下，通常将
传输线定义在Vcc和S之间，而不是VEE和S之间。通过采用铁氧体磁环可完全控制信号线和信号回
路线上的电流。
在平行导体情况下，传输线的特征阻抗会因为铁氧体而受到影响，而在同轴电缆的情况下，铁
氧体只会对电缆的外部参数有影响。
因此，相邻线路应尽可能细，而上下排列的则相反（通常距离小于1.5mm/双层板中环氧树脂
的厚度）。布线应使每条信号线和它的信号回路尽可能靠近（信号和电源布线均适用）。如果传
输线导体间耦合不够，可采用铁氧体磁环。
（三）、IC的去耦
通常IC仅通过电容来达到去耦的目的，因为电容并不理想，所以会产生谐振。在大于谐振频率
时，电容表现得象个电感，这就意味着di/dt受到了限制。电容的值由IC管脚间允许的电源电压波
动来决定，根据资深设计人员的实践经验，电压波动应小于信号线最坏状况下的噪声容限的25％
，下面公式可计算出每种逻辑系列输出门电路的最佳去耦电容值：
I=c•dV/dt
表2给出了几种逻辑系列门电路在最坏情况下信号线噪声的容限，同时还给出每个输出级应加
的去耦电容Cdec.的推荐值。
图4：PCB上环路的辐射
对快速逻辑电路来说，如果去耦电容含有很大串联电感（这种电感也许是由电容的结构、长的
连接线或PCB的印制线路造成的），电容的值可能不再有用。这时则需要在尽可能靠近IC管脚的地
方加入另外一个小陶瓷电容（100-100Pf）,与"LF-"去耦电容并联。陶瓷电容的谐振频率（包括
到IC电源管脚的线路长度）应高于逻辑电路的带宽[1/(π.τr)],其中，τr是逻辑电路中电压的
上升时间。
如果每个IC都有去耦电容，信号回路电流可选择最方便的路径，VEE或者VCC，这可以由传送
信号的线路和电源线路间的互耦来决定。
在两个去耦电容（每个IC一个）和电源线路形成的电感Ltrace之间，会形成串联谐振电路，
这种谐振只可以发生在低频（＜1MHz＝或谐振电路的Q值较低（＜2＝的情况下。
通过将高射频损耗扼流线圈串联在Vcc网络和要去耦的IC中，可使谐振频率保持在1MHz以下，
如果射频损耗太低可通过并联或串联电阻来补偿（图2）。
扼流线圈应该总是采用封闭的内芯，否则它会成为一个射频发射器或磁场铁感应器。
例如：1MHz*1μHz Z1=6.28Ω Rs=3.14Ω Q<2 Rp=12.56Ω
大于谐振频率时，"传输线"的特征阻抗Z0（此时将IC的阻抗看作电源负载）等于：Z0 =
（Ltrace/Cdecoupling）的平方根
去耦电容的串联电感和连接线路的电感对射频电源电流分配没有多大影响，比如采用了一个1
μH扼流线圈的情况。但它仍然会决定IC电源管脚间的电压波动，表3给出了电源信噪容限为25％
时，推荐的最大电感值Ltrace.根据图2所建议的去耦方法，两个IC间的传输线数量从3条减少到
了1条（见图3）。
因此，对每个IC采用适当的去耦方法：Lchoke+Cdec.电路块间就只需定义一条传输线。
对于τr<3ns的高速逻辑电路，与去耦电容串联的全部电感必须要很低（见表3）。与电源管
脚串联的50mm印制线路相当于一个50hH电感，与输出端的负载（典型值为50pF）一起决定了最小
上升时间为3.2ns。如要求更快的上升时间，就必须缩短去耦电容的引脚。长度（最好无引脚）并
缩短IC封装的引脚，例如可以用IC去耦电容，或最好采用将（电源）管脚在中间的IC与很小的3E
间距（DIL）无引脚陶瓷电容相结合等方法来达到这一目的，也可以用带电源层和接地层的多层电
路板。另外采用电源管脚在中间的SO封装还可得到进一步的改善。但是，使用快速逻辑电路时，
应采用多层电路板。
（四）、根据辐射决定环路面积
无终点传输线的反射情况决定了线路的最大长度。由于对产品的EM辐射有强制性要求，因此环
路区域的面积和线路长度都受到限制，如果采用非屏蔽外壳，这种限制将直接由PCB来实现。
注意：如果在异步逻辑电路设计中采用串联端接负载，必须要注意会出现准稳性，特别是对称
逻辑输入电路无法确定输入信号是高还是低，而且可能会导致非定义输出情况。
图3：正确的去耦电路块。
对于频域中的逻辑信号，频谱的电流幅度在超出逻辑信号带宽（=1/π.τr）的频率上与频率
的平方成反比。用角频率表示，环路的辐射阻抗仍随频率平方成正比。因而可计算出最大的环路
面积，它由时钟速率或重复速率、逻辑信号的上升时间或带宽以及时域的电流幅度决定。电流波
形由电压波形决定，电流半宽时间约等于电压的上升时间。
电流幅度可用角频率（=1/π.τr）表示为： I(f)=2.I. τr/T
其中： I=为时域电流幅度；T=为时钟速率的倒数，即周期；
τr为电压的上升时间，约等于电流半宽时间τH。
从这一等式可计算出某种逻辑系列电路在某一时钟速率下最大环路面积，表5给出了相应的环路
面积。最大环路面积由时钟速率、逻辑电路类型（=输出电流）和PCB上同时存在的开关环路数量n
决定。