接收完数据后，BUFFERUPDATA 模块没有立即把数据存到VIDEORAM 中，而是检查 MemBusy 信号的状态，为了保证VIDEORAM 模块可操作，即没有被LEDINTERFACE 模 块占用；当MemBusy 信号无效时，BUFFERUPDATA 模块就把得到的RGB 数据存到相应 的VIDEORAM 地址中，每个像素值的读取/存储过程的最终状态是回到IDLE 状态。
3.3 VIDEORAM 模块的结构
前面提到，VIEDORAM 模块是LEDINTERFACE 模块和BUFFERUPDATA 模块和共用 模块。实际上一个双端口RAM 是很容易得到的，这个模块可能使用一个静态RAM 来实现。
在FPGA 里只需综合相对简单的SRAM 的接口模块和另外两个模块，这个接口模块即 VIDEORAM 模块，事实上这不是一个真正的双端口模块。如图4 所示为VIDEORAM 内部 结构图。很容易看出，这个模块由以下几个部分组成：一个2 选1 的8 位地址选择器、一个 24 位双向三态数据总线，一个2 选1 的Wr 信号选择器。
4 FPGA 的功能实现
FPGA内部寄存器资源比较丰富，适合做同步时序电路较多的设计。FPGA是选用Xilinx 公司的有5万门的XC2S50，它有1728个逻辑单元（LC），384 个可配置逻辑快( CLB) , 32Kbit 的块RAM, 176 个可用的I/O 口。以上的几个功能模块都是在Xilinx 的ISE 平台上实现的， 三个模块共消耗62%的资源[7]。
5 结束语
本文作者的创新点：提出了一种基于FPGA 的LED 扫描屏控制系统的实现方案，通过 硬件和软件的辅助设计，完全实现了对LED 显示屏的扫描控制。基于FPGA 的硬件设计大 大降低了电路系统的复杂性，提高了整个系统的开发效率。
，基于FPGA的LED显示控制系统的设计和实现